【03】热不是旋钮，是闸门：一次反事实检验

一、转折点：一次反事实检验

笔记 02 写完后，我们本来准备顺着存算一体往下挖参数。但在动手之前，我们做了一个反事实检验——

把同一颗存算一体芯片，放进两种散热环境里，其他一切不变。

负载同样的场景：70B 模型 decode，权重在存储阵列里不变。

风冷：机房进风温度贴着 ASHRAE A1 的上限走（27°C 允许、实际常跑更高）。芯片结温逼近阈值，触发过热降频，取热约束系数 pf ≈ 0.75；整站 PUE 取风冷典型值 1.5。
冷板液冷：同样这颗芯片。进液温度提到 40°C，结温离阈值有余量，pf ≈ 1.0；PUE 取冷板典型值 1.1。

算有效算力之比。按笔记 01 的框架，有效算力里被热和配电吃掉的部分： (1/PUE) × pf 这两个乘子：

液冷 / 风冷 = (1/1.1) / (1/1.5) × (1.0 / 0.75)
           ≈ 1.36 × 1.33
           ≈ 1.81

同一颗芯片，一行代码没改，一颗晶体管没换，唯一动的是热——有效算力差了 81%。

这件事对我们的冲击在于：笔记 02 里存算一体吹的“能耗降到三分之一、每美元算力 5.2 倍"——是在热管理到位的前提下测出来的。热一塌，pf 一降，5.2 倍得先被砍掉三分之一。

风冷机柜的实用功率密度上限：单柜 15–20 千瓦。
今天的 AI 整机柜：以 GB200 NVL72 为代表，单柜约 120 千瓦。 15 千瓦的上限面前，120 千瓦的机柜不是"效率低"，是"装不进去"。这时候讨论"风冷还是液冷更省电"已经没有意义了——液冷在这里不是优化项，是准入条件。

回到笔记 01 结尾那条等式：

ECE = η_dist × K_batt × (1/PUE) × pf × η_chip × α_cim × MFU × β_inc

写模型 v1 的时候，我们把这些项叫"四个可调旋钮"。反事实检验之后我们改了说法——

乘法关系里，任何一项趋近于零，全盘归零。

pf 是乘在最外面的。芯片过热降频，不是"算得慢一点"，是你在存算一体上花的所有心思——阵列重构、容量换能效、CXL 带宽——全部按比例打折。存算一体降低的是搬运能耗（η 那几项），而热决定的是这些改善能不能兑现到产出上。

所以热管理和计算架构的关系，不是"另外一项优化"，而是前置条件：闸门不开，后面的旋钮一个都拧不动。这也是为什么 1.81 倍里，没有一格来自芯片本身。

笔记 01 有个结论：钠电不创造能量，只松弛功率约束。放到这个新叙事里，它补的是另一半：

而且这两件事在钠电身上有一处天然的合流：钠电池的宽温窗口（低温放电到 -20°C 以下、高温耐受显著优于锂电）和更温和的热失控特性，让"提高冷却温度、放宽热约束"这套策略在钠电 AIDC 里反而是顺水推舟——储能侧不怕更宽的温度工况，冷却侧就敢把进液温度往上提，PUE 就有得省。

合起来才是完整的命题：同样的能源约束下，热决定兑现率，钠电决定上限。

反事实检验目前是账面推演，接下来变成两份证据：

仿真：COMSOL 共轭传热——同一热源，基准冷却 vs 提高进液温度的调控策略，负载率 20%–100% 五个工况点，直接标定模型 v1 里状态为"待CFD"的 E_cool 和 η_thermal。看 pf 和 PUE 这笔账在数值上能不能对上。
硬件原型：ESP32 + 温度传感器 + 风扇闭环——一个微缩版的"热管理决定有效算力"：同一个负载，定速散热 vs 按温度闭环调控，看谁的温度压得住、谁的风扇（冷却）能耗低。

数据出来会替换掉本文里的估算值。如果 1.81 这个数被推翻，我们按真数改结论——这正是过程记录存在的意义。

3）NVIDIA GB200 NVL72 产品页：整机柜功耗量级（厂商口径） https://www.nvidia.com/en-us/data-center/gb200-nvl72/

4）CENT, ASPLOS'25（存算一体实测数据的场景前提）, arXiv:2502.07578 https://arxiv.org/html/2502.07578v3

5）本文 PUE 与 pf 取值区间沿用笔记 01 的口径与引用（风冷 1.4–1.8、冷板 1.05–1.15；降频机制见 ASHRAE 热设计导则）